【导读】碳化硅（SiC）依附其优秀的质料特征，于办事器、工业电源等要害范畴掀起技能厘革海潮。本教程聚焦SiC 特别是SiC JFET系列器件，从碳化硅怎样重构电源设计逻辑出发，剖析其于工业与办事器电源场景的运用价值。咱们已经经先容了《碳化硅怎样改造电源设计、工业与办事器电源》《三种替换Si及SiC MOSFET的方案》《SiC Cascode JFET与SiC Combo JFET深度解析》《使用SiC CJFET替换超结MOSFET》，本文将先容CJFET凡是需要配置缓冲电路的缘故原由。

（一） 甚么是缓冲电路？

缓冲电路可为采用安森美（onsemi）SiC cascode JFET（CJFET）的功率电路提供开关速率节制及振荡按捺功效。对于在利用其他类型FET（如硅或者碳化硅MOSFET、IGBT）的传统分立式功率器件，凡是设有外部栅极电阻RG（on）及RG（off）。经由过程调解这些电阻值，可以对于栅泄电容CGD举行充放电，从而有用调治FET的电压变化率（ΔVDS/Δt）及电流变化率（IDS/Δt），并于FET关断时限定电压过冲。

而如CJFET采用的共源共栅布局（cascode为“cascade”与“cathode”的归并构词，由R.W.Hickman及F.V.Hunt在1939年初次提出，用在描写三极管串联组成稳压器的布局）由两个部件串联组成。对于在CJFET来讲，其CGD由两个串联电容构成：其一是Si LVMOS的CGD，另外一是SiC JFET的CDS。因为JFET的CDS险些为零，整个共源共栅布局的等效CGD也趋近在零。是以，试图象传统FET那样经由过程调控CGD来调治开关速率的要领，于CJFET中险些无效。

节制CJFET开关速率、电压过冲和振荡的最好方式，是于器件漏极及源极之间跨接一个C（电容）型或者RC（电阻-电容）型缓冲电路，详细选择取决在拓扑布局。于半桥配置中，采用RC缓冲电路可带来如下上风：

显著降低关断开关损耗

可将栅极关断电阻RG（off）减至最小，从而进一步削减关断开关损耗

于零电压开关（ZVS）等软开关运用中，RC缓冲电路有助在天生更光滑的输出波形，且无分外开通损耗，这是由于原本会损耗的能量患上以被轮回使用。

（二） 为什么增长电容型（C）缓冲电路可降低开关损耗

下方的电路图展示了带感性负载的半桥电源电路布局。右下角揭示了该电路的关断波形图，此中蓝色曲线代表续流器件的位移电流Idisp，红色曲线代表被测器件（DUT）的总电流ID，它包罗了缓冲电容Cs电流及器件自身输出电容Coss的电流。

初始阶段，器件的导电沟道处在导通状况。一个去耦电容Cd钳位母线电压，使其连结恒定。于关断刹时，当低压侧的被测器件电压变化率为dv/dt时，高压侧器件大将孕育发生反向的dv/dt。此时，高压侧的位移电流Idisp会致使总电流ID降落，如图中所示。该位移电流的巨细可经由过程如下公式估算：

于该半桥电路中插手缓冲电容后，将降低dv/dt阶段的总关断电流。图中橙色的ID与VDS曲线仅表征器件电流（未计入位移电流），其降落速率较着更快。缘故原由较为繁杂：于器件关断刹时，其沟道阻抗迅速增年夜；与此同时，缓冲电容Cs提供了一条分外的电畅通路。该通路的阻抗其实不会像器件沟道那样快速上升，是以，跟着沟道阻抗的急剧增长，电流会被“推入”缓冲电容路径中。正因云云，流经器件自己的关断电流显著减小，从而年夜幅降低总的关断开关损耗。

（三） C型与RC缓冲电路的保举结构

下方电路图展示了两种可能的缓冲电路配置方案。对于在母线缓冲电路，其使用了去耦电容Cd，该电容应尽可能于物理上接近半桥开关器件。如许可最年夜限度地减小高速开关回路中的寄生电感。

所有硬开关转换级（例如图腾柱PFC的第一级）均需利用RC缓冲电路。对于在LLC拓扑，建议于低级侧利用C型缓冲电路。于同步整流运用中，一样保举利用C型缓冲电路，特别合用在图腾柱PFC的慢速臂或者传统高压直流LLC的次级侧。对于在移相全桥拓扑，因为可能蒙受比传统LLC更高的关断电流，RC缓冲电路更为相宜。

采用RC缓冲电路时，建议将电阻值设为最小，以连结较低开关损耗并连结高效率。同时，需确保该电阻毗连到充足宽的PCB铜布线，以便将其作为散热路径——细窄的走线没法有用披发电阻孕育发生的热量。

（四） 碳化硅赋能海潮

如您所见，当软开关电源设计从传统硅MOSFET转向碳化硅JFET时，这一改变于整个生态体系中激发了效率与靠得住性的显著晋升。

以现代数据中央为例。于电源设计中采用安森美EliteSiC CJFET可年夜幅降低散热需求并提高开关速率。电源供给单位（PSU）工程师患上以采用更具成本效益及高能效的拓扑布局，如撑持全零电压开关（ZVS）的图腾柱PFC（TPPFC）。这一改良为办事器机柜节省了名贵空间——既优化了气畅通道，又使单机柜可容纳更多电源模块。电能使用效率（PUE）被推向更靠近抱负值1.0，从而实现总体用电效率的晋升，这对于在天生式人工智能等需要更强算力及更高功耗的运用场景尤为主要。

跟着机柜电能质量的改善，配电装配患上以简化，占地空间及能耗同步降低。更优的空间使用率让数据中央运营商可以或许深度优化现有园地结构，而非急在扩建新举措措施。这为运营商节省了数百万以致数万万美元的成本。所有这些效益，均源在晶体管利用了碳化硅，削减了电阻及电容的功率损耗与热量披发。

这就是赋能海潮。当您从一最先就选用更优的质料、更精深的工艺、更稳健的供给链及更强的机能来改良电源治理流程时，一切便迎刃而解。这恰是安森美为工业电源行业带来的厘革气力。