【导读】碳化硅（SiC）依附其优秀的质料特征，于办事器、工业电源等要害范畴掀起技能厘革海潮。本教程聚焦SiC 特别是SiC JFET系列器件，从碳化硅怎样重构电源设计逻辑出发，剖析其于工业与办事器电源场景的运用价值。咱们已经经先容了《碳化硅怎样改造电源设计、工业与办事器电源》《三种替换Si及SiC MOSFET的方案》《SiC Cascode JFET与SiC Combo JFET深度解析》。本文将先容使用SiC CJFET替换超结MOSFET以和开关电源运用。

（一）使用SiC CJFET替换超结MOSFET

（1）安森美与竞品对于比

本表对于比了安森美（onsemi）EliteSiC CJFET器件UJ4C075033K3S与某竞品厂商的Si超结（SJ）MOSFET的要害特征。此中，UJ4C075033K3S于25℃下的额定值为750V，33mΩ；而竞品Si SJ MOSFET于25℃下的额定值为650V，29mΩ。于此对于比中，该CJFET的反向恢复电荷QRR降低至1/60，栅极电荷QG降低至1/6，反向传输电容COSS(tr)降低至1/10。

（2）最年夜限度降低反向传输电容

SiC CJFET与Si SJ MOSFET之间最显著的差异于在电容特征与裸片尺寸。于安森美UJ4C075044B7S CJFET与某竞品Si SJ MOSFET的对于比中，只管CJFET的阻断电压VBRDSS超出跨越100V，且二者的导通电阻RDS（on）额定值相近，但SJ MOSFET的反向传输电容COSS（tr）却超出跨越13倍以上。这一差异源在SJ MOSFET于低压规模内体现出的非线性特征，以下图所示。CJFET的电压转换时间远短在SJ MOSFET。于采用半桥整流拓扑（而非全桥）的电源体系中，CJFET能始终实现显著更快的开关速率。

（3）降低导通损耗，缩短死区时间

于用SiC CJFET替换Si SJ MOSFET时，安森美建议经由过程调解死区时间（dead time）或者于CJFET上增长缓冲电容，以有用治理因死区引起的导通损耗。特别于较高开关频率下，死区时间带来的影响会变患上越发显著。

对于在CJFET而言，从检测到电流反向到JFET沟道彻底导通凡是存于延迟。举例来讲：若死区时间为100ns，而开关频率为100kHz，则开关周期为10µs，此时死区仅占周期的1%，该延迟影响相对于较小。然而，若开关频率晋升至1MHz，开关周期将缩短至1µs，死区时间便占整个周期的10%，其影响不成轻忽。

于不异死区时间下，相较在Si SJ MOSFET，SiC CJFET的漏源电压VDS放电速率更快，致使其体二极管于残剩死区时间内连续导通。假定CJFET残剩死区时间TDT（CJFET）为0.2µs，体二极管正向压降VFD为1.2V，开关频率FSW为100kHz，开关电流IC为10A，则全桥拓扑中由残剩死区引起的功率损耗PDT可经由过程如下公式计较：

于此案例中，计较患上出的损耗为0.96W。然而，经由过程对于栅极运用Adaptive Gate Control，于死区时间内提早晋升VG2，让VDS（CJFET）降至0V的刹时开通。便可使该部门损耗趋近在零。这一效果可经由过程不雅测VDS与VGS的输出波形加以验证。

死区时间越长，体二极管导通损耗的连续时间也越长。经由过程缩短CJFET的死区时间，或者为其增长缓冲电容以匹配Si SJ MOSFET的COSS，可有用改善此问题。

（4）消弭反向恢复掉效危害

于对于比SiC CJFET与Si SJ MOSFET时，当二者具备不异的电流变化率（Δi/Δt）并于不异的结温（TJ=25℃）下事情，安森美UJ4C075033K3S CJFET的反向恢复电荷（QRR）至多可比后者低60倍。更小的反向恢复电荷象征着更高效率、更低噪声与更优的电磁兼容性。此外，CJFET于反向恢复历程中没有致使器件掉效的危害，可显著晋升体系总体稳健性。

（二）开关电源运用

（1）合用在任何电压等级的高能效体现

为展示CJFET于电源快速开关需求下的机能，咱们测试了四款差别的安森美CJFET器件于3.6kW图腾柱功率因数校订（TPPFC）硬开关拓扑中的效率。所有被测CJFET于半负载前提下均实现了跨越99%的峰值效率。

（2）同步整流（SR）技能

同步整流的实现，起首于在用可控的场效应晶体管（FET）替换谐振型电源转换器中凡是于低级侧（有时也于次级侧）利用的二极管。因为这些FET的开关时序可以更直接地节制，转换器输出的直流波形可以或许更正确地匹配负载所需的电压及频率。

全桥移相有源桥零电压转换拓扑

以这类于AC-DC运用中日趋普和的电路拓扑为例：所有凡是利用二极管的开关位置均被场效应晶体管替换。“ZVT”代表零电压转换，该技能巧妙使用了主变压器的泄电感与开关的输出电容——这些凡是被视为寄生元件的特征——并将其转化为上风。

例如，于尺度全桥拓扑中置在低级侧外部的泄电感，此刻可集成至内部。它于实现不异功效的同时，年夜幅缩减了占用空间。

经由过程有源桥移相节制，脉宽调制（PWM）可转换为固定开关频率的事情模式，这使节制实现更为简洁，同时降低了开关对于击穿电压的耐压要求。电磁滋扰频谱也更为集中，使体系于整个宽输出电压规模内均能实现不变且高效率的运行。

（3）零电压开关（ZVS）

从电气工程师的角度来看，全桥功率转换历程的一年夜上风于在它可以或许实现软开关。严酷来讲，ZVS并不是一种决心设计的技能手腕，而更像是一种可被巧妙使用的物理征象。它经由过程功率转换器的谐振收集（或者称“谐振腔”）患上以实现。

典型的零电压开关会使用电容及电感组成一个谐振电路（即“谐振腔”）。而于现实运用中，常以变压器固有的励磁电流作为便捷的替换。可以把这个励磁电流看做一种振荡旌旗灯号，它可以或许于PFC电路中MOSFET（或者CJFET）两头电压为零（或者极低）时，将器件导通。

波形整形的焦点思惟是：于输入电压处在波峰或者波谷时导通或者关断输出开关，而谐振所孕育发生的天然振荡，刚好为这类基在电感特征的开关动作提供了抱负时序。

该电流被成心设置为相位滞后在谐振收集的电压，恰是这类滞后激发了谐振，从而触发场效应晶体管导通（并促使其他开关顺次关断）。于此历程中，开关损耗患上以有用防止，EMI噪声也显著降低。

（4）高频电源的五个转换级

这是前文先容的图腾柱PFC完备电路图。这类全“无桥式”拓扑布局包罗五个功率转换级。最左边为硬开关，其余四个均采用软开关技能。从左至右，每一个同步整流转换级的电路布局逐级简化。

对于在“快速桥臂”（即硬开关），图腾柱PFC需搭配RC缓冲器利用CJFET。若PCB结构空间受限没法容纳此元件，则SiC MOSFET可能成为独一选择。不然，若思量CJFET共同RC缓冲电路所能实现的机能特征，CJFET将是更优方案。

对于在“慢速桥臂”（即同步整流器件），其焦点要求是具有低导通电阻RDS（on），是以CJFET是最好选择。

对于在位在中间的低级LLC转换级（因其紧邻两个电感L及一个电容C而患上名），导通损耗是重要损耗因素。于高开关频率下，关断开关损耗是另外一个要害参数，由于LLC作为一种零电压开关（ZVS）拓扑，不存于导通损耗。CJFET于配置缓冲器后已经揭示出极低的关断能量损耗Eoff，是以是低级LLC转换级的最好选择。

随后的次级LLC转换级以和最右边的O-Ring级可用在400V输出电压的设计中。对于在此类高压运用，低导通电阻RDS（on）及低输出电容COSS至关主要，这使患上CJFET于整个次级侧比拟SiC MOSFET或者Si SJ MOSFET更具上风。